- Português
-
EnglishDeutschItaliaFrançais한국의русскийSvenskaNederlandespañolPortuguêspolskiSuomiGaeilgeSlovenskáSlovenijaČeštinaMelayuMagyarországHrvatskaDanskromânescIndonesiaΕλλάδαБългарски езикGalegolietuviųMaoriRepublika e ShqipërisëالعربيةአማርኛAzərbaycanEesti VabariikEuskeraБеларусьLëtzebuergeschAyitiAfrikaansBosnaíslenskaCambodiaမြန်မာМонголулсМакедонскиmalaɡasʲພາສາລາວKurdîსაქართველოIsiXhosaفارسیisiZuluPilipinoසිංහලTürk diliTiếng ViệtहिंदीТоҷикӣاردوภาษาไทยO'zbekKongeriketবাংলা ভাষারChicheŵaSamoa日本語SesothoCрпскиKiswahiliУкраїнаनेपालीעִבְרִיתپښتوКыргыз тилиҚазақшаCatalàCorsaLatviešuHausaગુજરાતીಕನ್ನಡkannaḍaमराठी
E-mail:Info@YIC-Electronics.com
Pesquisadores do MIT desenvolvem novos chips "photon"
Há alguns dias, os pesquisadores do MIT desenvolveram um novo chip de "fóton" que usa luz em vez de eletricidade e consome relativamente pouca energia no processo. O chip é usado para processar redes neurais em grande escala, com milhões de vezes mais eficiência do que os computadores existentes. Os resultados da simulação mostram que o chip fotônico é executado 10 milhões de vezes mais eficientemente do que o chip eletrônico. As redes neurais são modelos de aprendizagem de máquina que são amplamente utilizados para reconhecimento de alvos de robôs, processamento de linguagem natural, desenvolvimento de medicamentos, imagens médicas e condução de veículos não tripulados. Novas redes neurais óticas que usam fenômenos ópticos para acelerar cálculos podem operar com mais rapidez e eficiência do que outras contrapartes eletrônicas. Mas à medida que as redes neurais tradicionais e as redes neurais ópticas se tornam mais complexas, elas consomem muita energia. Para resolver esse problema, pesquisadores e grandes empresas de tecnologia, como Google, IBM e Tesla, desenvolveram os "Artificial Intelligence Accelerators", um chip especializado que melhora a velocidade e a eficiência do treinamento e do teste de redes neurais.
10 milhões de vezes menor que o limite de energia dos aceleradores de elétrons tradicionais
O treinamento de simulação de rede neural no conjunto de dados de classificação de imagens MNIST mostra que o acelerador pode teoricamente processar a rede neural, que é 10 milhões de vezes menor que o limite de energia do acelerador de elétrons tradicional e 1000 vezes menor que o limite de energia do acelerador de fótons . Os pesquisadores agora estão trabalhando em um protótipo de chip para testar os resultados.
"As pessoas estão procurando por uma tecnologia que possa calcular além do limite básico de energia", disse Ryan Hamerly, um pós-doutorado no Laboratório de Pesquisa Eletrônica. "O acelerador de fótons é promissor ... mas nossa motivação é construir um (acelerador de fótons) expandido para grandes redes neurais."
As aplicações práticas dessas tecnologias incluem a redução do consumo de energia no data center. "A demanda por centros de dados que executam grandes redes neurais está crescendo, e à medida que a demanda cresce, fica cada vez mais difícil calcular", disse Alexander Sludds, co-autor e estudante de pós-graduação do laboratório de pesquisa eletrônica. O hardware de rede atende às necessidades de computação ... para solucionar gargalos no consumo de energia e na latência ".
Co-autoria com Sludds e Hamerly: estudante de graduação da RLE, coautora Liane Bernstein; O professor de física do MIT, Marin Soljacic; MIT professor associado de engenharia elétrica e ciência da computação Dirk Englund; um pesquisador de RLE e chefe do Laboratório de Fotônica Quântica.
Confie numa solução "fotovoltaica" mais compacta e eficiente em termos energéticos
A rede neural processa os dados através de várias camadas computacionais contendo nós interconectados (chamados "neurônios") para encontrar padrões nos dados. O neurônio recebe a entrada de seu "vizinho" a montante e calcula um sinal de saída que é enviado para outros neurônios a jusante. Cada entrada também recebe um "peso", um valor baseado em sua importância relativa para todos os outros insumos. Conforme os dados se espalham "em profundidade" pelas camadas, a rede está aprendendo informações mais complexas. Finalmente, a camada de saída gera uma previsão com base no cálculo da camada inteira.
O objetivo de todos os aceleradores de inteligência artificial é reduzir a energia necessária para processar e mover dados em uma etapa algébrica linear particular em uma rede neural chamada "multiplicação de matrizes". Lá, os neurônios e os pesos são codificados em linhas e listas separadas, que são então combinadas para calcular a saída.
Em um acelerador de fótons convencional, o laser pulsado codifica informações sobre cada neurônio em uma camada e, em seguida, flui para o guia de ondas e através do divisor de feixe. O sinal óptico resultante é alimentado em uma grade quadrada de elementos ópticos chamada "Interferômetro de Mach-Zehnder" que é programado para realizar a multiplicação de matrizes. O interferômetro codifica cada peso de informação e usa a técnica de interferência de sinal que processa o sinal óptico e os valores de peso para calcular a saída de cada neurônio. Mas há um problema de escala: para cada neurônio, deve haver um guia de ondas, e para cada peso deve haver um interferômetro. Como a quantidade de peso é proporcional ao número de neurônios, esses interferômetros ocupam muito espaço.
"Você logo perceberá que o número de neurônios de entrada nunca excederá 100 ou mais, porque você não pode instalar tantos componentes no chip", disse Hamerly. "Se o seu acelerador de fótons não pode lidar com mais de 100 camadas por camada." Neurônios, é difícil aplicar grandes redes neurais a essa estrutura ".
Os chips dos pesquisadores contam com um esquema "fotovoltaico" mais compacto e eficiente em termos energéticos, que usa sinais ópticos para codificar os dados, mas usa "detecção homódia balanceada" para a multiplicação de matrizes. Esta é uma técnica para gerar um sinal elétrico mensurável após o cálculo do produto da amplitude (altura da onda) de dois sinais ópticos.
Os neurônios de entrada e saída de informação codificados por pulsos ópticos de cada camada de rede neural - usados para treinar a rede - fluem através de um único canal. Pulsos individuais codificados com toda a linha de informação de peso na tabela de multiplicação de matriz fluem através de canais separados. Os dados do neurônio e do peso são transmitidos ao sinal óptico da grade do fotodetector homódino. O fotodetector usa a amplitude do sinal para calcular o valor de saída de cada neurônio. Cada detector insere um sinal de saída elétrica para cada neurônio em um modulador que converte o sinal de volta em um pulso de luz. O sinal de luz se torna a entrada para a próxima camada e assim por diante.
Este projeto requer apenas um canal por neurônio de entrada e saída, e requer apenas tantos fotodetectores homodinos quanto o neurônio, sem a necessidade de peso. Como o número de neurônios é sempre muito menor que o peso, isso economiza muito espaço, de modo que o chip pode ser estendido a uma rede neural com mais de um milhão de neurônios por camada.
Encontre a melhor localização
Com um acelerador de fótons, há um ruído inevitável no sinal. Quanto mais luz é injetada no chip, menos ruído e maior a precisão - mas pode ser muito ineficiente. Quanto menos luz de entrada, maior a eficiência, mas isso terá um impacto negativo no desempenho da rede neural. Mas há um "melhor ponto", disse Bernstein, que usa a menor potência óptica, mantendo a precisão.
A posição ideal do acelerador de inteligência artificial é medida por quantos joules são necessários para realizar uma única operação de multiplicação de dois números (como multiplicação de matrizes). Hoje, os aceleradores tradicionais são medidos com picojoules ou terajoules. O acelerador de fótons é medido em attojoules e é um milhão de vezes mais eficiente. Na simulação, os pesquisadores descobriram que seus aceleradores de fótons podem operar a menos de atjoules. "Antes de perder a precisão, você pode enviar um mínimo de potência óptica. Os limites básicos de nossos chips são muito mais baixos do que os aceleradores tradicionais ..... e menores que os outros aceleradores de fótons", disse Bernstein.
Para chips eletrônicos, incluindo a maioria dos aceleradores de inteligência artificial, existe um limite de consumo mínimo de energia teórico. Recentemente, os pesquisadores do MIT começaram a desenvolver aceleradores de fótons para redes neurais ópticas. Esses chips são muito mais eficientes, mas dependem de componentes óticos volumosos que limitam seu uso em redes neurais relativamente pequenas.
Em um artigo publicado no Physical Review X, os pesquisadores do MIT descreveram um novo tipo de acelerador de fótons que usa técnicas mais compactas de óptica e processamento de sinais ópticos para reduzir drasticamente o consumo de energia e a área de injeção. Isso permite que o chip seja escalonado para a rede neural, que é maior do que o chip correspondente.
Em um artigo publicado no Physical Review X, os pesquisadores do MIT descreveram um novo tipo de acelerador de fótons que usa técnicas mais compactas de óptica e processamento de sinais ópticos para reduzir drasticamente o consumo de energia e a área de injeção. Isso permite que o chip seja escalonado para a rede neural, que é maior do que o chip correspondente.
10 milhões de vezes menor que o limite de energia dos aceleradores de elétrons tradicionais
O treinamento de simulação de rede neural no conjunto de dados de classificação de imagens MNIST mostra que o acelerador pode teoricamente processar a rede neural, que é 10 milhões de vezes menor que o limite de energia do acelerador de elétrons tradicional e 1000 vezes menor que o limite de energia do acelerador de fótons . Os pesquisadores agora estão trabalhando em um protótipo de chip para testar os resultados.
"As pessoas estão procurando por uma tecnologia que possa calcular além do limite básico de energia", disse Ryan Hamerly, um pós-doutorado no Laboratório de Pesquisa Eletrônica. "O acelerador de fótons é promissor ... mas nossa motivação é construir um (acelerador de fótons) expandido para grandes redes neurais."
As aplicações práticas dessas tecnologias incluem a redução do consumo de energia no data center. "A demanda por centros de dados que executam grandes redes neurais está crescendo, e à medida que a demanda cresce, fica cada vez mais difícil calcular", disse Alexander Sludds, co-autor e estudante de pós-graduação do laboratório de pesquisa eletrônica. O hardware de rede atende às necessidades de computação ... para solucionar gargalos no consumo de energia e na latência ".
Co-autoria com Sludds e Hamerly: estudante de graduação da RLE, coautora Liane Bernstein; O professor de física do MIT, Marin Soljacic; MIT professor associado de engenharia elétrica e ciência da computação Dirk Englund; um pesquisador de RLE e chefe do Laboratório de Fotônica Quântica.
Confie numa solução "fotovoltaica" mais compacta e eficiente em termos energéticos
A rede neural processa os dados através de várias camadas computacionais contendo nós interconectados (chamados "neurônios") para encontrar padrões nos dados. O neurônio recebe a entrada de seu "vizinho" a montante e calcula um sinal de saída que é enviado para outros neurônios a jusante. Cada entrada também recebe um "peso", um valor baseado em sua importância relativa para todos os outros insumos. Conforme os dados se espalham "em profundidade" pelas camadas, a rede está aprendendo informações mais complexas. Finalmente, a camada de saída gera uma previsão com base no cálculo da camada inteira.
O objetivo de todos os aceleradores de inteligência artificial é reduzir a energia necessária para processar e mover dados em uma etapa algébrica linear particular em uma rede neural chamada "multiplicação de matrizes". Lá, os neurônios e os pesos são codificados em linhas e listas separadas, que são então combinadas para calcular a saída.
Em um acelerador de fótons convencional, o laser pulsado codifica informações sobre cada neurônio em uma camada e, em seguida, flui para o guia de ondas e através do divisor de feixe. O sinal óptico resultante é alimentado em uma grade quadrada de elementos ópticos chamada "Interferômetro de Mach-Zehnder" que é programado para realizar a multiplicação de matrizes. O interferômetro codifica cada peso de informação e usa a técnica de interferência de sinal que processa o sinal óptico e os valores de peso para calcular a saída de cada neurônio. Mas há um problema de escala: para cada neurônio, deve haver um guia de ondas, e para cada peso deve haver um interferômetro. Como a quantidade de peso é proporcional ao número de neurônios, esses interferômetros ocupam muito espaço.
"Você logo perceberá que o número de neurônios de entrada nunca excederá 100 ou mais, porque você não pode instalar tantos componentes no chip", disse Hamerly. "Se o seu acelerador de fótons não pode lidar com mais de 100 camadas por camada." Neurônios, é difícil aplicar grandes redes neurais a essa estrutura ".
Os chips dos pesquisadores contam com um esquema "fotovoltaico" mais compacto e eficiente em termos energéticos, que usa sinais ópticos para codificar os dados, mas usa "detecção homódia balanceada" para a multiplicação de matrizes. Esta é uma técnica para gerar um sinal elétrico mensurável após o cálculo do produto da amplitude (altura da onda) de dois sinais ópticos.
Os neurônios de entrada e saída de informação codificados por pulsos ópticos de cada camada de rede neural - usados para treinar a rede - fluem através de um único canal. Pulsos individuais codificados com toda a linha de informação de peso na tabela de multiplicação de matriz fluem através de canais separados. Os dados do neurônio e do peso são transmitidos ao sinal óptico da grade do fotodetector homódino. O fotodetector usa a amplitude do sinal para calcular o valor de saída de cada neurônio. Cada detector insere um sinal de saída elétrica para cada neurônio em um modulador que converte o sinal de volta em um pulso de luz. O sinal de luz se torna a entrada para a próxima camada e assim por diante.
Este projeto requer apenas um canal por neurônio de entrada e saída, e requer apenas tantos fotodetectores homodinos quanto o neurônio, sem a necessidade de peso. Como o número de neurônios é sempre muito menor que o peso, isso economiza muito espaço, de modo que o chip pode ser estendido a uma rede neural com mais de um milhão de neurônios por camada.
Encontre a melhor localização
Com um acelerador de fótons, há um ruído inevitável no sinal. Quanto mais luz é injetada no chip, menos ruído e maior a precisão - mas pode ser muito ineficiente. Quanto menos luz de entrada, maior a eficiência, mas isso terá um impacto negativo no desempenho da rede neural. Mas há um "melhor ponto", disse Bernstein, que usa a menor potência óptica, mantendo a precisão.
A posição ideal do acelerador de inteligência artificial é medida por quantos joules são necessários para realizar uma única operação de multiplicação de dois números (como multiplicação de matrizes). Hoje, os aceleradores tradicionais são medidos com picojoules ou terajoules. O acelerador de fótons é medido em attojoules e é um milhão de vezes mais eficiente. Na simulação, os pesquisadores descobriram que seus aceleradores de fótons podem operar a menos de atjoules. "Antes de perder a precisão, você pode enviar um mínimo de potência óptica. Os limites básicos de nossos chips são muito mais baixos do que os aceleradores tradicionais ..... e menores que os outros aceleradores de fótons", disse Bernstein.