Wafer e CoWoS Driven, Huang Renxun: Capacidade da TSMC dobrará na próxima década

Recentemente, o CEO da NVIDIA, Jensen Huang, afirmou que a empresa está atualmente totalmente comprometida com a produção de Grace Blackwell e, ao mesmo tempo, com a produção em massa de Vera Rubin.Vera Rubin consiste em seis chips distintos, cada um representando a tecnologia mais avançada do mundo.

Considerando as demandas de fornecimento para esses chips de IA de ponta, Huang enfatizou que a TSMC deve trabalhar excepcionalmente duro este ano, já que a NVIDIA exige wafer substancial e capacidade CoWoS.

Huang observou ainda que a capacidade da TSMC provavelmente ultrapassará 100% na próxima década.A produção será distribuída em instalações nos Estados Unidos, Europa, Japão e Taiwan.

Impulsionados por inteligência artificial e chips de computação de alto desempenho (HPC), nós de processos avançados e tecnologias de empacotamento avançadas estão em falta.

O mais recente processo avançado da TSMC – 2nm (N2) – iniciou a produção em massa no quarto trimestre de 2025. Utilizando a arquitetura de transistor Gate-All-Around (GAA) de primeira geração, ele oferece um aumento de desempenho de 10% a 15% com consumo de energia equivalente em comparação com o 3nm/3nm Enhanced (N3E) da geração anterior.Por outro lado, consegue uma redução de 25% a 30% no consumo de energia com desempenho equivalente, ao mesmo tempo que aumenta a densidade do transistor em aproximadamente 20%.

O Fab 20 da TSMC em Baoshan e o Fab 22 em Kaohsiung, Taiwan, servem como locais de produção iniciais para o processo de 2 nm.A capacidade de ambas as instalações para 2026 foi totalmente reservada.A TSMC também planeja construir uma nova fábrica de 2 nm no Hsinchu Science Park e adotar tecnologias de processo de 2 nm e A16 em sua terceira fábrica no Arizona, EUA, com produção em massa prevista para começar em 2028.

Além disso, a TSMC pretende iniciar a produção em massa de sua variante de desempenho aprimorado de 2 nm (N2P) no segundo semestre de 2026. A empresa também avançará na pesquisa e desenvolvimento para seu processo de 1,4 nm de próxima geração, visando testes de produção de risco em 2027 e produção em massa faseada a partir de 2028.

Em embalagens avançadas, a tecnologia CoWoS representa a principal vantagem competitiva da TSMC.Os fabricantes globais de chips de IA dependem fortemente da capacidade do CoWoS, com a tecnologia atualmente amplamente implantada em treinamento de IA e chips de inferência de empresas como NVIDIA, AMD, Google e Amazon para dar suporte ao treinamento de modelos em grande escala e às demandas de computação de alto desempenho.

Dada a contínua escassez de capacidade CoWoS, a indústria prevê que a TSMC irá gradualmente redirecionar as fábricas existentes de 8 polegadas em Taiwan para instalações de embalagens avançadas.Ao mesmo tempo, as fábricas de embalagens avançadas atualmente em construção priorizarão a expansão da capacidade CoWoS como objetivo principal.Além do AP5B já operacional no Central Taiwan Science Park e do AP6 em Zhunan, instalações incluindo o AP8 no Southern Taiwan Science Park e o AP7 em Chiayi estão se preparando para expandir a capacidade do CoWoS para atender ainda mais à demanda do mercado.